Systèmes adaptatifs et tolérance aux fautes
Cette thématique s'intéresse aux supports et organisations architecturales permettant d'adapter les circuits ou les systèmes aux contraintes internes et/ou externes, notamment par reconfiguration partielle et dynamique, dans un but d'optimisation de performances, simple ou multi-objectif (performances de calcul, surface, consommation, etc.). Elle porte également également sur les problématiques de tolérance aux fautes dans les circuits et systèmes électroniques. Les activités sont caractérisées par une forte compétence en traitement électronique numérique du signal par le développement de solutions à base de FPGA. Les travaux visent également la recherche de nouvelles architectures adaptatives et tolérantes aux fautes qui peuvent s'appuyer sur les technologies émergentes.
Architectures adaptatives
Dans l’action « architectures adaptatives », nous développons des méthodes et des solutions architecturales qui permettent de répondre aux contraintes de placement des tâches matérielles sur des partitions reconfigurables. Les problématiques traitées sont diverses et liées à l’optimisation du calcul reconfigurable, tel que :
- Adéquation Algorithmes Architectures (AAA),
- Reconfiguration Dynamique Partielle (RDP),
- Réseaux sur Puce (NoC), auto-organisation,
- Réseaux de neurones artificiels (ANN) sur FPGA,
Tolérance aux fautes
La Tolérance aux fautes est abordée sous deux angles :
- la défaillance des circuits, en particuliers reconfigurables,
- la conception d'architectures numériques adaptatives permettant de pallier en temps réel aux défaillances de systèmes tels que les systèmes de puissance à tolérance de pannes.
Les principales problématiques traitées sont :
- Les fautes dans les FPGA SRAM
- Les architectures pour la tolérance aux fautes
Mots-clés : Systèmes adaptatifs, architectures reconfigurables, reconfiguration dynamique partielle, FPGA, SRAM, tolérance aux fautes.